机读格式显示(MARC)
- 000 00876nam0 2200253 450
- 010 __ |a 978-7-121-45725-8 |d CNY125.00
- 100 __ |a 20230703d2023 em y0chiy50 ea
- 200 1_ |a AMD FPGA设计优化宝典 |A AMD FPGA she ji you hua bao dian |e 面向Vivado/system Verilog |f 高亚军编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2023
- 330 __ |a 本书共10章,包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机等的代码风格与优化方法,以及扇出和布线拥塞的优化方法。
- 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie |x 系统设计
- 701 _0 |a 高亚军 |A gao ya jun |4 编著
- 801 _0 |a CN |b 91MARC |c 20230725
- 905 __ |a JDZXY |d TP332/76